[MENUJU AKHIR]

 TP M2 Percobaan 1 kondisi 11

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. kondisi 11

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Download File

1. Kondisi 11 (kembali)

Buatlah rangkaian J-K Flip Flop D flip flop seperti pada gambar percobaan dengan ketentuan input B0=0, B1=1, B2=Don't care, B3=Don't care, B4=0, B5=Don't care, B6=Clock

2. Gambar Rangkaian Simulasi (kembali)

 

3. Video Simulasi (kembali)

4. Prinsip Kerja Rangkaian (kembali)

Rangkaian pada gambar merupakan kombinasi antara JK flip-flop (IC 7476) dan D flip-flop (IC 7474) dengan masukan berupa B0, B1, B2 sebagai input logika, B3 sebagai clock, B4 sebagai reset, serta B5 yang tidak digunakan. Pada kondisi percobaan, diberikan B0=1, B1=1, B2=1, B3=clock, B4=0, dan B5=don’t care. JK flip-flop bekerja dengan prinsip jika J=1 dan K=1 maka output akan toggle, yaitu berubah dari logika 0 ke 1 atau dari 1 ke 0 setiap kali menerima pulsa clock. Dengan demikian, JK flip-flop berperan sebagai pembangkit data yang selalu berubah-ubah sesuai dengan irama clock. Output dari JK flip-flop kemudian dihubungkan ke input D pada D flip-flop. D flip-flop sendiri berfungsi sebagai penyimpan data, sehingga setiap kali clock aktif, nilai pada input D (yang berasal dari JK flip-flop) akan disalin ke output Q. Dengan kata lain, D flip-flop tidak langsung mengikuti perubahan output JK, melainkan hanya menyimpan nilai pada saat terjadi trigger clock. Selain itu, adanya reset (B4=0) membuat output dipaksa ke logika 0 sebagai kondisi awal sebelum dilepas. Secara keseluruhan, prinsip kerja rangkaian ini adalah menghasilkan data toggle dari JK flip-flop, kemudian menyimpannya melalui D flip-flop pada saat clock aktif, sehingga dapat dimanfaatkan sebagai pembagi frekuensi atau sebagai register sederhana.

5. Download File (kembali)

• Rangkaian Proteus [Download]
• Video Rangkaian Proteus [Download]
• Datasheet Switch [Download]
•  

[MENUJU AWAL]