[MENUJU AKHIR]

 TP M1 Percobaan 2 kondisi 15

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Download File

1. Kondisi 15 (kembali)

Buatlah rangkaian seperti pada modul percobaan, kemudian buatlah kondisi dengan inputan berupa saklar SPDT  dengan output berupa logic probe. Rangkaian Demultiplexer: A = 0, B = 0, C = 1, D = 0, E1 = 1, E2 = 0

2. Gambar Rangkaian Simulasi (kembali)

 

3. Video Simulasi (kembali)

4. Prinsip Kerja Rangkaian (kembali)

Rangkaian pada gambar menggunakan IC 74LS112 yang merupakan JK flip-flop yang dapat dikonfigurasikan menjadi T flip-flop. Pada rangkaian tersebut, input B0 berfungsi sebagai clock, B1 dihubungkan ke logika 1 (HIGH), dan B2 dihubungkan ke logika 0 (LOW). Dengan konfigurasi ini, masukan J dan K sama-sama bernilai 1, sehingga karakteristik JK flip-flop berubah menjadi T flip-flop. Prinsip kerja T flip-flop adalah melakukan toggle atau membalikkan keadaan output setiap kali menerima pulsa clock. Jika sebelumnya output Q bernilai 0, maka setelah menerima pulsa clock berikutnya Q akan berubah menjadi 1, dan sebaliknya bila Q=1 maka akan berubah menjadi 0 pada clock berikutnya. Output H7 menunjukkan Q, sedangkan H6 menunjukkan Q̅ (kebalikan dari Q). Dengan demikian, rangkaian ini berfungsi sebagai pembagi frekuensi, karena outputnya berosilasi dengan frekuensi setengah dari frekuensi clock yang diberikan.

5. Download File (kembali)

 Rangkaian Proteus [Download]

 Video Rangkaian Proteus [Download]

 Datasheet IC74LS112  [Download]

 Datasheet Switch Spdt  ]Download]

 Datasheet Power Supply  [Download]

 Datasheet Logic Probe  [Download]

 Datasheet Ground  [Download]

[MENUJU AWAL]