Laporan Akhir Percobaan 1
Laporan Akhir Percobaan 1
1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
- Panel DL 2203C
- Panel DL 2203S
- Jumper
- Laptop
- Software Proteus ver minimal 8.17
3. Rangkaian Simulasi [kembali]
A. Percobaan 1A & 1B
4. Prinsip Kerja Rangkaian [kembali]
A. Percobaan 1A
Pada gambar pertama, rangkaian menggunakan IC 74LS90 yang berfungsi sebagai asynchronous binary counter. Input clock tidak berasal dari sumber pulsa otomatis, melainkan dari saklar B0–B5 yang ditekan secara manual. Setiap kali saklar diberi logika HIGH–LOW, maka IC menerima sinyal clock dan output counter akan bertambah satu langkah dalam bilangan biner. Output biner ini kemudian diteruskan ke decoder seven segment, sehingga angka hasil perhitungan biner dapat ditampilkan dalam bentuk desimal. Dengan metode ini, perhitungan dilakukan secara bertahap, sesuai jumlah tekanan saklar yang diberikan pengguna.
Karena menggunakan sistem asynchronous (ripple counter), perpindahan dari satu nilai ke nilai berikutnya terjadi secara berurutan dari flip-flop pertama ke flip-flop berikutnya di dalam IC. Hal ini menimbulkan sedikit delay propagasi, yang biasanya terlihat saat output berpindah dari angka tertentu ke angka lain. Walaupun sederhana, rangkaian ini cocok digunakan untuk memahami prinsip dasar counter biner dan konversinya ke tampilan desimal melalui seven segment, karena setiap perubahan dapat diamati secara jelas ketika saklar ditekan.
B. Percobaan 1B
Pada gambar kedua, prinsipnya sama-sama menggunakan IC 74LS90 sebagai asynchronous counter, namun sumber clock tidak lagi dari saklar manual, melainkan dari clock generator berupa osilator yang menghasilkan pulsa secara kontinu. Pulsa dari osilator ini masuk ke input clock counter, sehingga IC menghitung angka secara otomatis sesuai frekuensi osilator. Output biner yang dihasilkan kemudian dihubungkan ke decoder seven segment, sehingga tampilan angka akan terus berubah berurutan dari 0 hingga 9 secara otomatis tanpa perlu menekan saklar.
Karena clock generator menghasilkan pulsa periodik dengan kecepatan tertentu, seven segment akan memperlihatkan angka yang berubah-ubah sesuai ritme clock. Jika frekuensinya rendah, perubahan angka dapat dilihat dengan jelas, namun jika frekuensinya terlalu tinggi, angka akan tampak seperti berkedip cepat atau bahkan sulit terbaca. Rangkaian ini memperlihatkan bagaimana counter bekerja dalam kondisi nyata ketika diberi sumber clock otomatis, dan merupakan pengembangan dari rangkaian pertama yang lebih praktis karena tidak memerlukan input manual.
5. Video Rangkaian [kembali]
A. Percobaan 1A
B. Percobaan 1B
6. Analisa [kembali]
7. Link Download [kembali]
Video Simulasi Percobaan [Download]
Video Simulasi Praktikum 1A [Download]
Video Simulasi Praktikum 1B [Download]
Gambar Percobaan [Download]
Jurnal Praktikum [Download]
Analisa Praktikum [Download]
Datasheet IC7474 [Download]
Datasheet IC74LS112 [Download]
Datasheet Switch Spdt ]Download]
Datasheet Power Supply [Download]
Datasheet Logic Probe [Download]
Datasheet Ground [Download]
Laporan Akhir Percobaan 1
1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
- Panel DL 2203C
- Panel DL 2203S
- Jumper
- Laptop
- Software Proteus ver minimal 8.17
3. Rangkaian Simulasi [kembali]
4. Prinsip Kerja Rangkaian [kembali]
Rangkaian pada gambar merupakan kombinasi antara JK flip-flop (IC 7476) dan D flip-flop (IC 7474) dengan masukan berupa B0, B1, B2 sebagai input logika, B3 sebagai clock, B4 sebagai reset, serta B5 yang tidak digunakan. Pada kondisi percobaan, diberikan B0=1, B1=1, B2=1, B3=clock, B4=0, dan B5=don’t care. JK flip-flop bekerja dengan prinsip jika J=1 dan K=1 maka output akan toggle, yaitu berubah dari logika 0 ke 1 atau dari 1 ke 0 setiap kali menerima pulsa clock. Dengan demikian, JK flip-flop berperan sebagai pembangkit data yang selalu berubah-ubah sesuai dengan irama clock. Output dari JK flip-flop kemudian dihubungkan ke input D pada D flip-flop. D flip-flop sendiri berfungsi sebagai penyimpan data, sehingga setiap kali clock aktif, nilai pada input D (yang berasal dari JK flip-flop) akan disalin ke output Q. Dengan kata lain, D flip-flop tidak langsung mengikuti perubahan output JK, melainkan hanya menyimpan nilai pada saat terjadi trigger clock. Selain itu, adanya reset (B4=0) membuat output dipaksa ke logika 0 sebagai kondisi awal sebelum dilepas. Secara keseluruhan, prinsip kerja rangkaian ini adalah menghasilkan data toggle dari JK flip-flop, kemudian menyimpannya melalui D flip-flop pada saat clock aktif, sehingga dapat dimanfaatkan sebagai pembagi frekuensi atau sebagai register sederhana.5. Video Rangkaian [kembali]
6. Analisa [kembali]
7. Link Download [kembali]
Video Simulasi Percobaan [Download]
Gambar Percobaan [Download]
Jurnal Praktikum [Download]
Analisa Praktikum [Download]
Datasheet IC7474 [Download]
Datasheet IC74LS112 [Download]
Datasheet Switch Spdt ]Download]
Datasheet Power Supply [Download]
Datasheet Logic Probe [Download]
Datasheet Ground [Download]
.png)
Komentar
Posting Komentar