Laporan Akhir Percobaan 3

September 10, 2025

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

Laporan Akhir Percobaan 3

1. Jurnal [kembali]

A. Multiplexer

B. Demultiplexer

2. Alat dan Bahan [kembali]

Gambar 1.1 DL2203C Module D’Lorenzo

Gambar 1.2 DL2203S Module D’Lorenzo

Gambar 1.3 Jumper

Panel DL 2203C
Panel DL 2203S
Jumper
Laptop
Software Proteus ver minimal 8.17

3. Rangkaian Simulasi [kembali]

A. Multiplexer

B. Demultiplexer

4. Prinsip Kerja Rangkaian [kembali]

A. Multiplexer

prinsip kerja praktikum multiplexer (MUX) ini adalah sebagai sebuah rangkaian seleksi data digital. Percobaan ini menggunakan saklar-saklar manual (S//SETUT) yang terhubung ke pin input (X0-X3, Y0-Y3) untuk berfungsi sebagai jalur input data dan jalur seleksi (address). Input data (X atau Y) mewakili informasi biner yang ingin dirutekan, sedangkan kombinasi saklar pada jalur seleksi menentukan saluran input mana yang akan terhubung ke output tunggal.

Rangkaian logika terintegrasi (blok U1 dan seterusnya) berisi chip multiplexer (seperti IC 74151 untuk MUX 8-ke-1 atau 74153 untuk 4-ke-1) yang bertindak sebagai saklar elektronik berkecepatan tinggi. Chip ini membaca kode biner dari jalur seleksi dan secara internal menghubungkan hanya satu dari banyak input data ke pin outputnya. Prinsip utamanya adalah pemultipleksan: menggabungkan beberapa sinyal input menjadi satu saluran output, yang dikendalikan oleh sinyal kontrol.

Output dari multiplexer kemudian ditampilkan pada indikator (kemungkinan besar LED) untuk memverifikasi kebenaran operasinya. Dengan mengubah kombinasi saklar seleksi, praktikan dapat mengamati bagaimana output mengikuti data dari satu saluran input spesifik yang dipilih, sehingga membuktikan fungsi multiplexer sebagai pemilih data dan penerapan fundamental dari logika kombinasional dalam sistem digital.

B. Demultiplexer

prinsip kerja praktikum demultiplexer (DEMUX) ini adalah sebagai rangkaian distributor data digital yang melakukan fungsi kebalikan dari multiplexer. Percobaan ini menggunakan saklar-saklar manual (SW-SPDT) yang terhubung ke pin input. Satu saklar berfungsi sebagai jalur input data utama (A, B, C, D), sementara sekelompok besar saklar lainnya (E1 hingga E235) kemungkinan besar berfungsi sebagai jalur seleksi (address) yang menentukan ke saluran output mana data input tersebut akan didistribusikan.

Rangkaian logika terintegrasi (yang tidak secara eksplisit disebutkan tetapi diasumsikan ada) berisi chip demultiplexer (seperti IC 74138 atau 74139) yang bertindak sebagai pemisah sinyal. Chip ini membaca kode biner dari jalur seleksi dan secara internal mengarahkan sinyal data dari input tunggal ke satu dan hanya satu dari banyak saluran outputnya, sementara output lainnya berada dalam keadaan non-aktif.

Prinsip utamanya adalah demultipleksing: memisahkan satu aliran data input menjadi beberapa saluran output yang mungkin, yang dikendalikan secara ketat oleh sinyal seleksi. Output dari demultiplexer kemudian ditampilkan pada indikator (kemungkinan besar LED) untuk memverifikasi kebenaran operasinya. Dengan mengubah kombinasi saklar seleksi, praktikan dapat mengamati bagaimana data input yang sama muncul hanya pada satu saluran output spesifik yang dipilih, sehingga membuktikan fungsi demultiplexer sebagai pendistribusi data dan penerapan fundamental dari logika kombinasional dalam sistem digital untuk routing sinyal.

5. Video Rangkaian [kembali]

A. Multiplexer