11.47 (Four-bit shift counter)

[MENUJU AKHIR]

Chapter 11.47 (Four-bit shift counter)

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

3. Alat dan Bahan

4. Dasar Teori

5. Ringkasan

6. Soal Latihan

7. Percobaan

8. Download File

1. Pendahuluan (kembali)

Dalam ranah elektronika digital, shift register merupakan konfigurasi dasar flip-flop yang memungkinkan pergeseran data secara berurutan. Meskipun shift register pada dasarnya tidak memiliki pola keadaan yang tetap, pengenalan jalur umpan balik dari outputnya kembali ke input dapat mengubahnya menjadi shift register counter, yang menghasilkan urutan kondisi yang telah ditentukan.

Secara spesifik, shift counter — dikenal juga sebagai Johnson counter — adalah variasi shift register counter yang khas, dibedakan oleh penggunaan umpan balik yang terbalik (inverse feedback). Berlawanan dengan ring counter yang menggunakan umpan balik langsung, shift counter mengarahkan output invers dari flip-flop terakhir ke input flip-flop pertama. Susunan ini memungkinkan shift counter menghasilkan deretan keadaan yang lebih panjang dan unik dibandingkan dengan ring counter dengan jumlah flip-flop yang setara. Studi ini akan menelusuri bagaimana four-bit shift counter beroperasi dan urutan kondisi yang dihasilkannya, seperti yang diilustrasikan dalam Figure 11.47.

2. Tujuan (kembali)

Tujuan Percobaan

1. Memahami prinsip operasional dan susunan internal dari sebuah four-bit shift counter (Johnson counter).

2. Mengamati dan memverifikasi deretan kondisi unik yang tercipta oleh shift counter setelah setiap pulsa clock.

3. Menganalisis mekanisme umpan balik terbalik, fitur pembeda utama dari shift counter.

4. Melihat dan membandingkan timing waveform yang dihasilkan oleh shift counter dengan pola keadaan yang telah ditetapkan secara teoritis.

3. Alat dan Bahan (kembali)

1. Logic State

Logic state atau keadaan logika adalah istilah dalam elektronika digital yang mengacu pada kondisi atau nilai logika dari suatu sinyal dalam sistem digital. Sistem digital bekerja berdasarkan dua level tegangan utama yang merepresentasikan dua keadaan logika, yaitu:

1. Logic LOW (0)

• Disebut juga logika nol atau logika rendah

• Biasanya diwakili oleh tegangan rendah, contohnya:

  • 0 Volt dalam sistem TTL (Transistor-Transistor Logic)

  • Tegangan antara 0–0.8V tergantung pada jenis logika

• Diartikan sebagai bilangan biner 0

2. Logic HIGH (1)

• Disebut juga logika satu atau logika tinggi

• Biasanya diwakili oleh tegangan tinggi, contohnya:

  • +5 Volt dalam sistem TTL

  • Bisa juga +3.3V atau lainnya dalam sistem CMOS modern

• Diartikan sebagai bilangan biner 1

2. And Gate

AND gate adalah salah satu gerbang logika dasar dalam sistem digital yang menghasilkan output bernilai logika tinggi (1) hanya jika semua input-nya juga bernilai tinggi (1). Jika salah satu atau semua input bernilai rendah (0), maka output-nya akan rendah (0).

3. Or Gate

OR gate adalah salah satu gerbang logika dasar dalam sistem digital yang menghasilkan output logika tinggi (1) jika salah satu atau lebih input-nya bernilai tinggi (1). Output hanya akan rendah (0) jika semua input bernilai rendah (0).

4. Not Gate

NOT gate, atau disebut juga inverter, adalah gerbang logika dasar yang berfungsi untuk membalikkan keadaan logika dari input-nya. Jika input bernilai 1 (HIGH), maka output-nya akan menjadi 0 (LOW), dan sebaliknya.

5. Logic Probe

Logic probe adalah alat elektronik yang digunakan untuk mendeteksi dan menampilkan status logika (HIGH atau LOW) dari sinyal digital pada suatu rangkaian. Alat ini sangat berguna dalam perbaikan, pengujian, dan analisis rangkaian digital, karena memberikan informasi instan mengenai keadaan logika dari sebuah titik pengujian.

4. Dasar Teori (kembali)

1. Pencacah Shift Register (Shift Register Counters) Pencacah shift register merupakan kategori khusus dari rangkaian sekuensial digital yang dibentuk dari serangkaian flip-flop yang tersusun dalam konfigurasi shift register dasar. Karakteristik utama dari shift register adalah kemampuannya untuk menggeser data secara serial dari satu flip-flop ke flip-flop berikutnya dengan setiap pulsa clock. Namun, untuk mengubah shift register menjadi sebuah pencacah yang menghasilkan urutan keadaan yang spesifik, diperlukan penambahan jalur umpan balik dari output ke inputnya. Umpan balik ini secara efektif "memasukkan" nilai baru ke dalam input flip-flop pertama berdasarkan kondisi output flip-flop terakhir, sehingga menciptakan siklus keadaan yang berulang dan telah ditentukan sebelumnya. Proses ini membedakannya secara fundamental dari shift register murni yang hanya melakukan pergeseran data tanpa pola berulang yang spesifik.

2. Shift Counter (Johnson Counter) Shift counter, yang secara luas dikenal sebagai Johnson counter, adalah jenis shift register counter yang sangat khas, dibedakan oleh skema umpan balik terbalik (inverse feedback). Perbedaan mendasar ini, jika dibandingkan dengan ring counter yang menggunakan umpan balik langsung (output Q ke input D), terletak pada cara output flip-flop terakhir dihubungkan kembali ke input flip-flop pertama. Umpan balik terbalik ini memastikan bahwa logika yang masuk ke flip-flop pertama adalah kebalikan dari output flip-flop terakhir.

• Susunan (Konstruksi):

  • Dengan J-K Flip-Flop: Seperti yang digambarkan pada Figure 11.47, jika sebuah shift counter dibangun menggunakan J-K flip-flop (misalnya IC 74LS76), output Q dari flip-flop terakhir (misalnya U2:B pada Figure 11.47) dihubungkan ke input K dari flip-flop pertama (U1:A), dan secara bersamaan, output $\overline{\text{Q}}$ (komplemen dari Q) dari flip-flop terakhir diumpan balikkan ke input J dari flip-flop pertama. Konfigurasi ini memastikan bahwa J dan K dari flip-flop pertama selalu menerima input yang berlawanan, memungkinkannya untuk toggle (berubah keadaan) berdasarkan output flip-flop terakhir.

  • Dengan D Flip-Flop: Jika shift register menggunakan D flip-flop untuk konstruksinya, output Q dari flip-flop terakhir diumpan balikkan ke input D dari flip-flop pertama. (Perlu dicatat bahwa dalam literatur umum Johnson counter dengan D-FF sering menggunakan $\overline{\text{Q}}$ dari FF terakhir ke D FF pertama untuk menghasilkan pola yang sama).

  • Dengan R-S Flip-Flop: Apabila flip-flop tipe R-S digunakan, output Q dari flip-flop terakhir dihubungkan ke input R dari flip-flop pertama, dan output $\overline{\text{Q}}$ dihubungkan ke input S dari flip-flop pertama.

• Urutan Keadaan (Four-bit Shift Counter): Untuk sebuah four-bit shift counter (yang ditunjukkan pada Figure 11.47), urutan keadaannya sangat unik dan simetris. Jika pencacah diinisialisasi ke kondisi semua '0' (0000), pola pergeseran bit akan membentuk "string" '1' yang masuk dari satu sisi dan "string" '0' yang masuk dari sisi lainnya. Urutan keadaannya adalah sebagai berikut:

  • Keadaan Awal: 0000

  • Pulsa clock pertama: Output $\overline{\text{Q}}$ dari flip-flop terakhir (yang semula '1' karena Q adalah '0') diumpan balikkan ke input flip-flop pertama. Hasilnya, '1' masuk dari kiri, dan '0' lainnya bergeser ke kanan, sehingga keadaan menjadi 1000.

  • Pulsa clock kedua: '1' lain masuk dari kiri, menggeser '1' yang sudah ada ke kanan. Keadaan menjadi 1100.

  • Pulsa clock ketiga: '1' ketiga masuk dari kiri. Keadaan menjadi 1110.

  • Pulsa clock keempat: '1' keempat masuk dari kiri. Keadaan menjadi 1111.

  • Pulsa clock kelima: Output $\overline{\text{Q}}$ dari flip-flop terakhir kini adalah '0' (karena Q adalah '1'). '0' ini diumpan balikkan ke input flip-flop pertama. '1' di flip-flop pertama bergeser ke kanan. Keadaan menjadi 0111.

  • Pulsa clock keenam: '0' lain masuk dari kiri. Keadaan menjadi 0011.

  • Pulsa clock ketujuh: '0' lain masuk dari kiri. Keadaan menjadi 0001.

  • Pulsa clock kedelapan: '0' lain masuk dari kiri. Keadaan kembali menjadi 0000.

  • Siklus 8 keadaan ini akan berulang. Keunggulan Johnson counter adalah kemampuannya menghasilkan 2N keadaan unik untuk N flip-flop, yang dua kali lebih banyak daripada ring counter dengan jumlah flip-flop yang sama.

3. Aplikasi Shift Counter (Johnson Counter) Karena kemampuannya untuk menghasilkan urutan keadaan yang spesifik dan jumlah keadaan yang lebih banyak (2N), shift counter memiliki berbagai aplikasi praktis dalam sistem digital. Penggunaannya meliputi:

• Generator Sekuensial: Untuk menghasilkan deretan pulsa atau sinyal kontrol yang kompleks dan berurutan.

• Konverter Kode: Mengubah satu pola kode menjadi pola kode lain yang unik, seringkali dengan decoding yang lebih sederhana karena transisi satu bit pada satu waktu (untuk sebagian besar siklus).

• Pembagi Frekuensi (Frequency Dividers): Dapat digunakan untuk membagi frekuensi clock input dengan faktor 2N, menciptakan sinyal clock dengan frekuensi yang lebih rendah untuk keperluan timing sistem.

5. Ringkasan (kembali)

Shift counter, atau yang juga disebut Johnson counter, adalah varian dari shift register counter yang dikenal karena metode umpan balik terbalik dari flip-flop output terakhir ke flip-flop input pertamanya. Teknik umpan balik ini, yang membedakannya dari ring counter, memungkinkan shift counter untuk menghasilkan serangkaian keadaan yang khas dan lebih panjang. Sebagai contoh, untuk sebuah pencacah N-bit, Johnson counter mampu menghasilkan 2N kondisi yang berbeda, yang setara dengan dua kali lipat jumlah kondisi yang dihasilkan oleh ring counter dengan jumlah flip-flop yang sama.

Mekanisme umpan balik terbalik ini menciptakan pola "string" bit logika '1' yang masuk dari satu sisi dan "string" bit logika '0' yang masuk dari sisi berlawanan secara bersamaan pada setiap pulsa clock. Hasilnya adalah pola hitungan yang sangat spesifik, misalnya, untuk pencacah 4-bit, polanya adalah 0000 $\to$ 1000 $\to$ 1100 $\to$ 1110 $\to$ 1111 $\to$ 0111 $\to$ 0011 $\to$ 0001 $\to$ 0000. Kemampuan shift counter untuk menghasilkan urutan yang unik dan panjang membuatnya menjadi pilihan yang cocok untuk berbagai aplikasi, seperti pembangun sekuens, konverter kode, dan pembagi frekuensi.

6. Soal Latihan (kembali)

A. Example 

 

Contoh Operasi Four-bit Shift Counter (Johnson Counter):

Asumsikan sebuah four-bit shift counter (seperti Gambar 11.47 yang dibangun dengan J-K flip-flop) diinisialisasi ke keadaan semua '0' (Q3Q2Q1Q0 = 0000).

1. Skenario 1: Setelah Pulsa Clock Pertama (Transisi dari Semua '0')

   • Keadaan Awal (Q3Q2Q1Q0): 0000.

   • Pada keadaan ini, output Q dari flip-flop terakhir (Q3) adalah '0', sehingga output $\overline{\text{Q3}}$ adalah '1'. Logika '1' dari $\overline{\text{Q3}}$ ini diumpan balikkan ke input J dari flip-flop pertama (J0), sementara K0 menerima '0' (dari Q3).

   • Ketika pulsa clock pertama tiba, FF0 akan set ('1'), dan bit-bit lainnya (000) akan bergeser ke kanan.

   • Keadaan Setelah Clock 1: 1000.

2. Skenario 2: Setelah Pulsa Clock Keempat (Mencapai Semua '1')

   • Keadaan Setelah Clock 3: 1110.

   • Pada keadaan 1110, Q3 adalah '1', sehingga $\overline{\text{Q3}}$ adalah '0'. Logika '0' dari $\overline{\text{Q3}}$ ini diumpan balikkan ke J0, dan '1' dari Q3 ke K0.

   • Namun, karena FF0 sebelumnya sudah '1', dan '1' masuk dari $\overline{\text{Q3}}$, bit '1' akan tetap di FF0 (atau tepatnya J0=0, K0=1 akan me-reset FF0, tapi karena ini shift register, maka yang masuk ke FF0 adalah nilai baru dari $\overline{\text{Q3}}$ yang '0', dan '1' dari Q0 bergeser ke Q1, dst). Teks menyatakan 1110 -> 1111. Mari kita ikuti teks.

   • Urutan dari teks: 0000 $\to$ 1000 $\to$ 1100 $\to$ 1110.

   • Pada keadaan 1110, Q3 = 0. Jadi $\overline{\text{Q3}}$ = 1. Ini akan menjadi input J0. K0 akan menerima Q3 = 0. J0=1, K0=0 akan men-set FF0 menjadi 1. Bit 110 akan bergeser ke kanan.

   • Keadaan Setelah Clock 4: 1111.

3. Skenario 3: Transisi Setengah Siklus dan Jumlah Keadaan

   • Keadaan Setelah Clock 4: 1111.

   • Pada keadaan ini, Q3 adalah '1', sehingga $\overline{\text{Q3}}$ adalah '0'. Logika '0' dari $\overline{\text{Q3}}$ diumpan balikkan ke J0, dan '1' dari Q3 ke K0.

   • Ketika pulsa clock kelima tiba, FF0 akan di-reset ('0'), dan bit-bit 111 akan bergeser ke kanan.

   • Keadaan Setelah Clock 5: 0111.

   • Sebuah four-bit Johnson counter memiliki 4 flip-flop (N=4). Jumlah keadaan unik yang dihasilkannya adalah 2N = 2 * 4 = 8 keadaan. Jika counter dihubungkan ke sumber clock 8 kHz, frekuensi output dari setiap siklus penuh Johnson counter adalah 8 kHz / 8 = 1 kHz, menunjukkan fungsinya sebagai pembagi frekuensi.

B. Problem 

 

Problem 1: Analisis Johnson Counter 3-bit

Sebuah three-bit Johnson counter dibangun menggunakan J-K flip-flop. a. Gambarkan diagram logikanya (mirip dengan Figure 11.47, tetapi untuk 3-bit). b. Asumsikan counter diinisialisasi ke 000. Tentukan urutan keadaan lengkapnya hingga kembali ke 000.

Jawaban Problem 1:

a. Diagram Logika Three-bit Johnson Counter (Sketsa): (Tidak dapat menggambar langsung di sini, namun deskripsinya adalah): Tiga buah J-K flip-flop (misalnya FF0, FF1, FF2) dihubungkan secara serial. Input J dari FF1 terhubung ke Q dari FF0. Input K dari FF1 terhubung ke $\overline{\text{Q}}$ dari FF0. Input J dari FF2 terhubung ke Q dari FF1. Input K dari FF2 terhubung ke $\overline{\text{Q}}$ dari FF1. Umpan Balik Terbalik: Input J dari FF0 (FF pertama) terhubung ke $\overline{\text{Q}}$ dari FF2 (FF terakhir). Input K dari FF0 terhubung ke Q dari FF2. Semua pin CLK dari FF0, FF1, FF2 terhubung ke satu sumber clock yang sama.

b. Urutan Keadaan (Q2Q1Q0): * Keadaan Awal: 000 * Pulsa clock 1: 100 (FF0 set karena $\overline{\text{Q2}}$=1, Q2=0; 00 geser ke kanan) * Pulsa clock 2: 110 (FF0 set karena $\overline{\text{Q2}}$=1, Q2=0; 10 geser ke kanan) * Pulsa clock 3: 111 (FF0 set karena $\overline{\text{Q2}}$=1, Q2=0; 11 geser ke kanan) * Pulsa clock 4: 011 (FF0 reset karena $\overline{\text{Q2}}$=0, Q2=1; 11 geser ke kanan) * Pulsa clock 5: 001 (FF0 reset karena $\overline{\text{Q2}}$=0, Q2=1; 01 geser ke kanan) * Pulsa clock 6: 000 (FF0 reset karena $\overline{\text{Q2}}$=0, Q2=1; 00 geser ke kanan) * Siklus kembali ke keadaan awal. (Total 2*3 = 6 keadaan unik)

Problem 2: Desain Johnson Counter dengan Frekuensi Output Spesifik

Anda diminta merancang sebuah Johnson counter untuk menghasilkan sinyal kontrol dengan frekuensi output 500 Hz, menggunakan sumber clock 4 kHz. a. Berapa banyak flip-flop yang Anda butuhkan untuk membangun Johnson counter ini? b. Jelaskan secara singkat bagaimana Johnson counter ini akan beroperasi untuk mencapai frekuensi output yang diinginkan.

Jawaban Problem 2:

a. Jumlah Flip-Flop: * Frekuensi clock = 4 kHz. * Frekuensi output yang diinginkan = 500 Hz. * Faktor pembagi = Frekuensi clock / Frekuensi output = 4000 Hz / 500 Hz = 8. * Untuk Johnson counter, jumlah keadaan unik adalah 2N, di mana N adalah jumlah flip-flop. Jadi, 2N = 8. * N = 8 / 2 = 4. * Anda membutuhkan 4 flip-flop untuk membangun Johnson counter ini.

b. Cara Operasi: * Johnson counter 4-bit (dengan N=4) akan menghasilkan 2N = 8 keadaan unik dalam satu siklus lengkap. * Setiap siklus penuh dari 8 keadaan ini memerlukan 8 pulsa clock. * Dengan sumber clock 4 kHz, Johnson counter akan menyelesaikan satu siklus penuh dalam 8 pulsa clock. Ini berarti frekuensi siklus outputnya adalah (4 kHz) / 8 = 500 Hz, sesuai dengan frekuensi sinyal kontrol yang diinginkan. * Output counter akan terus bergeser melalui 8 keadaan unik tersebut (misalnya 0000 $\to$ 1000 $\to$ ... $\to$ 0001 $\to$ 0000) pada setiap pulsa clock, sehingga secara efektif membagi frekuensi clock input.

C. Soal Pilihan Ganda

Soal 1: Apa karakteristik utama umpan balik pada Johnson counter? a) Umpan balik langsung dari Q terakhir ke D/J pertama. b) Umpan balik terbalik ($\overline{\text{Q}}$ terakhir) ke D/J pertama. c) Umpan balik dari output tengah ke input pertama. d) Tidak ada umpan balik sama sekali.

Jawaban: b) Umpan balik terbalik ($\overline{\text{Q}}$ terakhir) ke D/J pertama.

Soal 2: Berapa jumlah keadaan unik yang dihasilkan oleh sebuah Johnson counter 5-bit? a) 5 b) 10 c) 16 d) 32

Jawaban: b) 10 Rasional: Jumlah keadaan unik untuk Johnson counter N-bit adalah 2N. Jadi, untuk 5-bit, 2 * 5 = 10.

Soal 3: Jika sebuah four-bit Johnson counter berada dalam keadaan 1110, bagaimana outputnya setelah pulsa clock berikutnya? a) 0111 b) 1111 c) 0001 d) 1000

Jawaban: b) 1111 Rasional: Mengikuti urutan keadaan yang dijelaskan pada teks: 0000 $\to$ 1000 $\to$ 1100 $\to$ 1110 $\to$ 1111 $\to$ 0111 $\to$ 0011 $\to$ 0001 $\to$ 0000. Setelah 1110, keadaan berikutnya adalah 1111.

7. Percobaan (kembali)

A. Langkah-langkah Percobaan

B. Rangkaian Simulasi

Fig. 11.47

C. Prinsip Kerja

8. Download File (kembali)

Rangkaian 8.16 (disini)

Rangkaian 8.17 (disini)

Data Sheet IC 74151 (disini)

Data Sheet Frequency Divider (disini)

Data Sheet IC 4 to 1 MUX (disini)

Data Sheet Gerbang NOT (disini)

Data Sheet Gerbang Logic State (disini)

Data Sheet Gerbang Logic Probe (disini)

[MENUJU AWAL]